PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-169266

(43) Date of publication of application: 22.07.1991

(51)Int.CI.

H02M 7/48 H05B 41/24

(21)Application number: 01-308804

(71)Applicant: MATSUSHITA ELECTRIC WORKS

LTD

(22)Date of filing:

27.11.1989


(72)Inventor: SHIOMI TSUTOMU

(54) INVERTER APPARATUS

(57)Abstract:

PURPOSE: To control the condition of two switching elements in a resonant type inverter apparatus so that the two switching elements are not turned on at the same time.

CONSTITUTION: The current IL of a resonant circuit is detected by detectors Z1 and Z2 and the outputs VZ1 and VZ2 of the detectors Z1 and Z2 are inputted to AND circuits AND4 and AND3, respectively. The output of a monostable multivibrator MM is inputted to AND circuits AND1 and AND2 and their outputs VD1 and VD2 control switching elements Q1 and Q2 via driving circuits DR1 and DR2, respectively. After one switching element Q1 is turned off and a reverse current flows in the other switching element Q2, an on-signal is applied to the other switching element Q2 for a prescribed period.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑱ 日本 国 特 許 庁(JP)

⑩特許出願公開

® 公 開 特 許 公 報 (A) 平3−169266

fint. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)7月22日

H 02 M 7/48 H 05 B 41/24 A 8730-5H L 7913-3K

審査請求 未請求 請求項の数 1 (全12頁)

60発明の名称

インパータ装置

②特 願 平1-308804

務

❷出 願 平1(1989)11月27日

伽発明者 塩見

大阪府門真市大字門真1048番地 松下電工株式会社内

创出 願 人 松下電工株式会社 大阪府門真市大字門真1048番地

邳代 理 人 弁理士 倉田 政彦

明組書

1. 発明の名称

インバータ装置

2. 特許請求の範囲

(1)逆方向電流を阻止しない第1及び第2のス イッチング業子の直列回路を直流電源に並列的に 接続し、第1及び第2のスイッチング素子を交互 にオン・オフ駆動する駆動回路を備え、インダク タとコンデンサ及び負荷を含み第1及び第2のス イッチング素子の接続点に得られる電圧により励 撮される共振回路を備えるインパータ装置におい て、一方のスイッチング架子が順方向電流を阻止 する状態となったときに、共振回路から当該一方 のスイッチング架子に逆方向電泡が流れている状 個では他方のスイッチング素子は照方向電流を限 止する状態とし、共振回路から当該他方のスイッ チング素子に逆方向電流が流れる状態となってか ら一定期間、当該他方のスイッチング業子が順方 向低流を迅通する状態となるように、両スイッチ ング素子を創御する制御回路を設けたことを特徴 とするインパータ装置。

3. 発明の詳細な説明

[遊業上の利用分野]

本発明は、インバータ装置に関するものであり、 例えば放電灯を高周波点灯させる用途に適するも のである。

[従来の技術]

從来假1

第4図は従来例の回路図である。以下、その回路構成について説明する。 直流電源 Viには、スイッチング素子Qi,Qiの直列回路が並列的に接続されている。各スイッチング素子Qi,QiはパワーMOSFETよりなり、寄生の逆並列ダイオードを有している。スイッチング素子Qiの図には、限流用のインダクタしと直流カット用のコンデンサCiを介して、放電灯のような負荷 Riが接続されている。負荷 Riには共振用のコンデンサCiが並列接続されている。各スイッチング業子Qi,Qiは駆動回路 D R 1.D R 2 により交互にオン・オフ駆動される。これにより、インダクタ

スイッチング器子Q」に流れる遮方向電影Jonは電流トランスCT」を介して検出器ZDIにより検出される。検出器ZDIの出力電圧Vz」は、スイッチング器子Q」に速方向電流Io」が流れたときにのみ"Lou"レベルとなる。回線に、スイッチング素子Q」に流れる逆方向電流Jo」は電流トランスCT」を介して検出器ZD2により検出される。検出器ZD2の出力電圧Vz」は、スイッチング案子Q」に速方向電流Io」が流れたときにのみ"Lou"レベルとなる。

発銀器OSCの発掘出力は分周器DIVにより

-3-

イッチング素子Q』(又はQ」)がオンされると、スイッチング素子Q」(又はQ」)の逆方向ダイオードの逆回復時間が過ぎるまでは、両スイッチング素子Q」、Q」が同時に順方向にオンすることになり、直流電源V」が短絡されて過大な電流が流れる。 第4因に示す回路では、電流トランスCT」、CT」と検出器ZD1、ZD2及びアンド回路AND1、 AND2よりなる同時オン防止回路を設けることによって、上述のような同時オンの現象を防止している。

第5図は上記インバータ装置の発掘周波数「と 食物R」に印加される出力電圧VRLの関係を示す 図である。負荷R」が接続されていない無負荷の 状態においては、共振周波数「。よりも高い周波数 では、周波数「の上昇と共に出力電圧VRLが降下 し、共振周波数「。よりも低い周波数では、周波数 「の上昇と共に出力電圧VRLが降下 、負荷R」が接続されている状態においては、共振 周波数が無負荷時の共振開波数「。よりも低くなり 共振曲線の傾斜は緩やかとなる。負荷R」が放電 分周され、その第1の分周出力 Voiはアンド回覧 AND1の一方の入力となり、第2の分属出力 Voiはアンド回路 AND2の一方の入力となる。検出器 ZD1、ZD2の出力電圧 V2、、V2iは、それぞれアンド回路 AND2、AND1の住方の入力とされている。アンド回路 AND1、AND2の出力 VAI、Vaiはそれぞれ駆動回路 DR1、DR2を介してスイッチング素子Q1、Q1の制度電極間に保給されている。

スイッチング素子Q」に逆方向電流Ioiが流れているときには、検出器ZDIの出力電圧Vziが"Los"レベルとなるので、アンド回路AND2の出力VAIは"Los"レベルとなり、スイッチング素子Q」に逆方向電流Ioiが流れているときには、検出器ZD2の出力電圧Vziが"Los"レベルとなるので、アンド回路AND1の出力VAIは"Los"レベルとなり、スイッチング素子Q」はオンしない。仮に、スイッチング素子Q」はオンしない。仮に、スイッチング素子Q」はオンしない。のに、スイッチング素子Q」(又はQ」)に逆方向電流Ioi(又はIoi)が流れているときに、他方のス

-4-

灯である場合には、放電灯の始動前と、始動時と、 安定点灯時とで食荷RLのインピーダンスが異な るので、放電灯の状態に応じて共保特性も変化する。

ところで、共銀周波数よりも高い周波数では、 共級回路の励級電圧、つまりスイッチング業子Q。 の両端電圧に対して、共振回路に流れる共振電流 が遅れ位相となる遅相モードで動作し、共振周波 数よりも低い周波数では、共級電流が進み位相と なる漁相モードで動作する。この池相モードでは、 スイッチング素子Q」(又はQ」)がオフする寸前に、 達方向ダイオードを介して逆方向電流In」(又は Io」)が流れる。したがって、池相モードでは、 上途の同時オン助止回路が動作することになる。

第6図は第4図に示す回路の動作波形図であり、 分周器DIVの分周出力Voi、Voェと、インダクタしに流れる共振電流IL、検出器ZD1,ZD2の出力電圧Vzi、Vza、及びアンド回路AND1, AND2の出力電圧Vai・Vaaの関係を示している。第6図の左半分は同時オン防止回路が動作し ていない場合、右半分は同時オン防止回路が動作 している場合の動作変形図である。

上述のように、選相モードの発展周波数では、 同時オン防止国路が動作するので、スイッチング 帯子Q...Q。に順方向電道Io...Io.が流れる期間 は発振器OSCで独立る期間よりも短くなる。こ のため、十分なエネルギーを共程同略に供給でき なくなる。

從來图2

第7図は他の従来例の回路図である。この回路にあっては、第1の単安定マルチバイブレータMV1の出力出圧Vuiを駆動回路DR1を介して第1のスイッチング素子Qiの制御電板に供給すると共に、第2の単安定マルチバイブレータMV2の出力電圧Voiの立ち下がりで、第2の単安定マルチバイブレータMV2の出力で、第2の単安定マルチバイブレータMV2の出力を発売でいる。第2の単安にマルチバイブレータMV2の単力で、第2の単安にマルチバイブレータMV2の出力を

-7-

従来例3

第9国は別の従来側の回路図である。この回路 にあっては、発録器OSCの出力電圧Vュを分周 器DJVで分周し、その第1の分周出力Vpiを駆 動回路DR1を介して第1のスイッチング素子Q。 の制御電極に供給しており、第2の分用出力Vps を駆動回路DR2を介して第2のスイッチング素 子Q2の創御電板に供給している。発掘器OSC は、汎用のタイマーIC(例えばシグネティック ス社製のNE555)よりなるタイマー回路TM を備えている。このタイマー回路TMは、抵抗R, とRa及びコンデンサCaの時定数で決まる超形波 出力電圧Vュを発援する無安定マルチバイブレー タとして動作する。抵抗R1.R1は可変低抗より なり、矩形被出力電圧Vゥが"High"レベルとなる 期間と"Low"レベルとなる期間を自由に設定可能 としている。この発援器OSCの出力電圧V゚は、 分周器DIVにおけるアンド回路AND1,AN D 2の一方の入力とされると共に、Dフリップフ ロップドドのクロック入力Cとされている。Dァ

圧Vo:の立ち下がりで、第1の単安定マルチパイプレータMV1をトリガーしている。

数8回は上記回路の動作波形図である。スイッチング素子Q」のオン制団を定める電圧Vn」のパルス幅は単安定マルチバイブレータMV1により決定され、スイッチング素子Q」のオン側団を定める電圧Vn」のパルス幅は単安定マルチバイブレータMV2により決定される。単安定マルチバイブレータMV1とMV2のパルス幅は、必要により、ではカット用のコンデンサCュに分組される直流電圧が変化し、負荷R」に供給される電力を制御できる。負荷R」が放電灯である場合には、調光制御を行うことができる。

しかしながら、この従来例にあっては、発掘用 波数は単安定マルチパイプレータMV1とMV2 のパルス幅によって決定されるので、負荷RLの 状態が変化して適相モードとなった場合には、ス イッチング条子Q1,Q1の飼時オンを防止するこ とはできない。

-8-

リップフロップドドの否定出力ではデータ入力Dに投続されている。したがって、Dフリップフロップドドの出力Qはクロック入力Cを1/2の周被数に分周した矩形波電圧となる。このDフリップフロップドFの出力Qと否定出力では、それぞれアンド回路AND1.AND2の他方の入力とされている。アンド回路AND1.AND2の出力は、分周器DIVの第1及び第2の分局出力Voi。

第10図は上記回路の動作波形図である。VTは発掘器OSCにおける低抗RiRuの接破点の電圧であり、Vsは発緩器OSCの出力電圧、VDi、Vouは分周器DIVの第1及び第2の分周出力である。第10図の左半分に示すように、発級器OSCの出力電圧Vsが"Low"レベルである期間が短い場合には、第1及び第2の分周出力Voi、Vouが共に"Low"レベルである和間、つまりスイッチング素子Qi、Q・が共にオフとなる期間(デッドオフタイム)は短い。したがって、共級回路には十分なエネルギーを供給することができる。ところ

で、題和モードにおいては、スイッチング条子Q... Q.の同時オンを防止するために、第10回の右 平分に示すように、デッドオフタイムを長くする 必要がある。したがって、進相モードにおいては、 共假国路に十分なエネルギーを供給することがで きなくなる。

[発明が解放しようとする課題]

上述のように、従来例にあっては、共級型のインバータ装置において、共級回路の共級国となる。 りも発展である位は、共級回路の最級では、共級回路の共級国路の位和をは、共級国路のの進程となる。 を任よりも共級での位和を一ドではスイッチングの同時オンでの回路オングをように、がように、からないで、では、カーを表くない。 であるというので、では、カーカーので、で、ないが、大阪国路に、大阪国路に、からないで、からないで、からないで、からないで、からないで、で、からないが、大阪国路には、スイッチング系子のオンカので、共級国路に十分なエネルギーを

-11-

Q,に逆方向電流が流れている状態では他方のスイッチング発子Q,は順方向電流を阻止する状態とし、共級回路から当該他方のスイッチング発子Q,に逆方向電流が流れる状態となってから一定期間、当該他方のスイッチング発子Q,が順方向電流を適過する状態となるように、両スイッチング案子Q,Q,を削削する制御回路を設けたことを特徴とするものである。

なお、上記の批明においては、一方のスイッチング架子がQiで、他方のスイッチング架子がQi としているが、逆の場合も含んでおり、一方のス イッチング楽子がQiのときには、他方のスイッ チング楽子はQiである。

[作用]

本発明にあっては、このように、共振型のイン バータ装置において、一方のスイッチング案子Q」 が順方向電流を阻止する状態となったときに、共 毎回路から当該一方のスイッチング業子Q」に逆 方向電流が流れている状態では伯方のスイッチン グ番子Q」は周方向電流を阻止する状態としたの 俗給できなくなるという問題があった。

本発明はこのような点に控みてなされたものであり、その目的とするところは、共振型のインパータ設置において、スイッチング素子の同時オンを確実に防止しながら、共振回路に十分なエネルギーを供給することを可能として安定した動作を実現することにある。

[課題を解放するための手段]

本発明にあっては、上紀の製面を解決するために、第1回に示すように、進方向電流を阻止しない第1及び第2のスイッチング業子Q」、Q」の面列回路を直流電源V」に並列的に接続し、第1及び第2のスイッチング素子Q」、Q」を変互にオン・オフ駆動する駆動回路DR」、DR」を傷え、インダクタしとコンデンサで、及び負荷R」を含え、インダクタしとコンデンサで、及び負荷R」を含え、イングのより回機される共級回路を値えるインバータ装置において、一方のスイッチング業子Q」が順方向電流を阻止する状態となったときに、共級回路から当該一方のスイッチング第子

-12-

で、2つのスイッチング素子Q.,Q,が同時にオンするような不都合は生じない。また、共概回路から他方のスイッチング素子Q,に進方内電流が流れる状態となってから一定期間、当該他方のスイッチング素子Q,が順方向電流を通過する状態となるようにしたから、共振回路には十分なエネルギーを供給することができる。

なお、上記一定期間は、共級回路に流れる共振 電流が反転するタイミングに開始しても良いし、 そのタイミングよりも少し遅れたタイミングに開 始しても良い。

[與館例1]

第1図は本発明の第1契施例の回路図である。 以下、その回路構成について説明する。 直流電源 V,とスイッチング素子Q,,Q,、インダクタし、 コンデンサC,,C,及び負費R,を含む主回路の構 成は、第4図に示した従来例と同様であるので、 重複する説明は省略する。 本実施例では、共級回 路に流れる電気I,を電流トランスCTを介して 欲出器 Z,, Z, により検出している。 スイッチン グネ子Q」に見方向な液が流れているとき、又は スイッチング哲子Q。に逆方向電波が溢れている ときには、電流11は第1国の矢印に示す方向に 近れる。このとき、検出器2,の出力電圧Vz;が "High"レベルとなる。また、スイッチング素子 Q,に順方向電流が流れているとを、又はスイッ ナング素子Q1に逆方向電流が溢れているときに は、電流工具は第1図の矢印に示す方向とは逆方 向に流れる。このとき、検出器2gの出力Vz:が "High"レベルとなる。検出器Z,,Z,の出力Vz,, Vzsは、それぞれアンド回路AND4.AND3 の第1の入力となっている、後述のDフリップフ ロップFFの出力Qは、アンド回路AND4の第 2の入力とされると共に、否定国路1 N V 1 を介 してアンド回路AND3の第2の入力とされてい る。また、DフリップフロップFFの否定出力で は、アンド回路AND3の第3の入力とされると 共に、否定回路INV2を介してアンド回路AN D 4 の第 3 の入力とされている。アンド回路 A N D3.AND4の出力VAI.VAzはオア回路ORに

-15 --

Vpi、Dフリップフロップドドの出力 Vpi、Vpi、アンド回路 AND 3, AND 4 の出力 VAI、メオア回路 ORの出力 Vo及び単安定マルチバイブレータ MMの出力 Vmの関係を示している。同図の左半分はスイッチング素子Qi、Qiを駆動するための出力 Vpi、Vpiよりも電流 1 iが遅れて 反転する場合の動作波形図であり、右半分はスイッチング素子Qi、Qiを駆動するための出力 Vpi、Vpiよりも電流 1 iが先に反転する場合の動作波形図である。

第2図に示すように、単安定マルチパイプレータMMは、オア四路ORの出力Voの立ち上がりでトリガーされる。そして、この単安定マルチパイブレータMMの出力Vnが立ち下がると、否定回路INV3の出力が立ち上がるので、DフリップフロップFFの出力が反転する。今、DフリップフロップFPの出力Vpiが"High"レベルから"Loe"レベルに反転し、出力Vpiが"Loe"レベルの6"High"レベルに反転したとすると、アンド回路AND1の出力Vpiは、単安定マルチバイブ

入力されている。オア国路ORの出力Voは鼻安 定マルチバイブレータMMのトリガー入力とされ ている。単安定マルチバイブレータMMは、トリ ガー入力が立ち上がると、所定パルス幅の出力Vw を発生する。この出力Vnは、アンド回路AND 1.4 ND2の一方の入力とされると共に、否定 国路INV3を介してDフリップフロップFFの クロック入力Cとされている。 Dフリップフロッ プFPの否定出力及はデータ入力Dに接触されて いる。これにより、DフリップフロップFFの出 カQ及び否定出力なには、クロック入力Cを1/ 2の周波数に分周した出力Vps, Vpiが待られる。 これらの出力Vpi,Vpiはアンド回路AND1.A ND2の他方の入力とされている。そして、アン ド回路AND1,AND2の出力Vpi,Vpiは、そ れぞれ駆動回路DR1.DR2を介してスイッチ ング素子Q1.Q2の朝間電極に供給されている。

第 2 図は本実施例の動作被形図であり、共振回路に流れる電流 I Lと、検出器 2 1 . 2 2 の出力 V z1. V z1、アンド個路 A N D 1 , A N D 2 の出力 V p1.

-16-

レータMMの出力Vmの立ち下がりのタイミング で、"High"レベルから"Low"レベルに変化する。 このとき、 第2回の左半分の動作波形図に示すよ うに、電流 I」が正方向(第1図の矢印で示す方向)。 に流れている場合には、スイッチング数子Q。に 逆方向電流が流れていることになるので、遅招モ ードであり、スイッチング祭子Q1に直ちにオン 信号を与えても同時オンは生じない。電流了しが 正方向に流れている場合には、検出器で1の出力 Vziは"High"レベルであるので、アンド回路A ND4の出力は"High"レベルとなり、オア回路 ORを介して単安定マルチバイブレータMMがト リガーされる。これによって、単安定マルチバイ ブレータMMの出力Vwが一定期間は"High"レベ ルとなり、その間、アンド回路AND2の出力Vox が"High"レベルとなって、スイッチング素子Q。 にオン信号が与えられる。

一方、第2図の右半分の動作波形図に示すよう に、アンド回路AND1の出力Vuが*High"レ ベルから"Loe"レベルに変化したときに、電流1c が負方向(第1図の矢印とは反対方向)に流れてい る場合には、スイッチング素子Qiに逆方向電流 が溢れていることになるので、避相モードであり、 スイッチング表子Q。に直ちにオン信号を与える と、同時オンの現役が生じる。電流JLが負方向 に強れている場合には、検出器 2,の出力 Vz,は "Loc"レベルであるので、アンド回路AND4の 出力は"Lou"レベルとなり、単安定マルナバイブ レータMMはトリガーされない。その後、電流IL の方向が負方向から正方向に反転すると、検出器 Z.の出力 Vz.は"High"レベルとなるので、この タイミングでアンド回路AND4の出力は"High" レベルとなり、単安定マルチバイブレータMMが トリガーされる。これによって、単安定マルチバ イブレータMMの出力Vnが一定期間は"Higb"レ ベルとなり、その間、アンド回路AND2の出力 Vo:が"High"レベルとなって、スイッチング素 子Q:にオン信号が与えられる。このオン信号は、 電流Ⅰ」が負方向から正方向に反転する瞬間に立 ち上がるので、スイッチング素子Qiの実質的な

- 19 -

第3図は本発明の第2契施例の回路図である。 以下、その回路構成について説明する。直流電源 V」とスイッチング素子Q」、Qェ、インダクタし、 コンデンサで」、Cェ及び負荷R」を含む主国路の構成は、第4図に示した従来例と同様であるので、 重複する説明は省略する。また、第4図に示す従来例と関係に、スイッチング素子Q」に流れる設定 方向電流は電流トランスCT1を介して検出器で カーにより検出され、この検出器でしての出力は、 スイッチング素子Q」に連方向電流が流れたとき にのみ"Low"レベルとなる。同様に、スイッチング系子Q」に流れる逆方向電流は電流トランスC T2を介して検出器2D2により検出され、この 検出器2D2の出力は、スイッチング素子Q」に 定方向電流が流れたときにのみ"Low"レベルとなる。

本実施例にあっては、第4回に示す従来例の発 級器OSCに代えて、単安定マルチバイブレータ MMを使用している。この単安定マルチバイブレ ータMMの出力は、アンド回路AND1、AND オン期間は十分に長く確保されるものであり、したがって、共復国路に十分なエネルギーを供給することができる。

以上の動作は、スイッチング素子Qiがオンされるタイミングを、アンド回路ANDAと検出器 Z1により制度する場合について説明したが、スイッチング素子Qiがオンされるタイミングをアンド回路AND3と枚出器22により制御する場合にも同様に成り立つことは言うまでもない。

このように、本実制例にあっては、一方のスイッチング素子Q。(又はQ。)がオフしたときに、他方のスイッチング素子Q。(又はQ。)に逆方向電流が流れる状態となってから、当該低方のスイッチング素子Q。(又はQ。)に一定期間のオン信号を与えるようにしたので、2つのスイッチング素子Q。. Q。が同時にオンすることはなく、しかも各スイッチング素子Q。. Q。のオン期間は十分に長く確保できるので、共扱回路に十分なエネルギーを供給することができるものである。

[吳雄例2]

-20-

2の一方の入力とされると共に、否定回路 INV を介してDフリップフロップFFのクロック入力 Cとされている。DフリップフロップFFの否定 出力ではデータ入力Dに接続されている。これに より、DフリッアフロップFFの出力Q及び否定 出力でには、クロック入力でを1/2の周波数に 分周した出力が得られる。これらの出力はアンド 回路AND5,AND6の一方の入力とされてい る。アンド回路AND5,AND6の他方の入力 には、それぞれ検出野乙D2.2 D1 の出力が供 給されている。アンド回路AND5,AND6の 出力は、それぞれアンド回路AND1.AND2 の他方の入力とされると共に、オア回路ORを介 して単安定マルチパイプレータMMのトリガー入 力とされている。そして、アンド回路AND1. AND2の出力は、それぞれ駆動回路DR1.D R2を介してスイッチング素子Q1.Q1の割御電 砥に供給されている.

以下、本実施例の動作について説明する。単安 定マルチパイプレータMMは、オア四路ORの出 カの立ち上がりでトリガーされる。そして、一定 期間が経過して、この単安定マルチバイブレータ MMの出力が立ち下がると、否定回路INVの出 力が立ち上がるので、DフリップフロップFFの 出力が反転する。今、DフリップフロップFFの 否定出力及が"High"レベルから"Loo"レベルに 反転し、出力Qが"Lou"レベルから"High"レベ ルに反転したとすると、アンド回路AND1の出 カは、単安定マルチバイブレータMMの出力Vm の立ち下がりのタイミングで、"High"レベルか ら"Low"レベルに変化する。このため、スイッチ ング素子Q,は順方向電流を阻止する状態となる が、このとき、スイッチング素子Qiに逆方向電 流が流れていれば、遅相モードであり、スイッチ ング素子Q:に直ちにオン信号を与えても同時オ ンは生じない。この場合には、検出器2D1の出 力は"High"レベルであるので、アンド回路AN D6の出力は"High"レベルとなり、オア回路O Rを介して単安定マルチバイブレータMMがトリ ガーされる。これによって、単安定マルチパイプ

なり、その間、アンド回路AND2の出力が"High" レベルとなって、スイッチング素子Q*にオン偏 号が与えられる。

レータMMの出力が一定期間は"High"レベルと

一方、上述のように、アンド国路AND1の出 カが"High"レベルから"Loa"レベルに変化した ときに、スイッチング素子Q」に逆方向電流が流 れている場合には、進相モードであり、スイッチ ング素子Q*に重ちにオン信号を与えると、同時 オンの現象が坐じる。この場合には、検出器2D 1の出力は"Low"レベルであるので、アンド回路 AND6の出力は"Loe"レベルとなり、単安定マ ルチバイブレータMMはトリガーされない。その 後、スイッチング素子 Q i の逆方向電流が停止し、 他方のスイッチング素子Q。に逆方向電流が流れ る状態になると、彼出籍ZD1の出力は"High" レベルとなるので、このタイミングでアンド回路 AND6の出力は"High"レベルとなり、単安定 マルチバイブレータMMがトリガーされる。これ によって、単安定マルチバイブレータMMの出力

-23 -

が一定期間は"High"レベルとなり、その間、アンド回路AND2の出力が"High"レベルとなって、スイッチング案子Q**にオン個号が与えられる。このオン個号は、共振回路からの逆方向電流がスイッチング案子Q**からスイッチング素子Q**に引き継がれる瞬間、つまり共振電流が反転する瞬間に開始するので、スイッチング素子Q**の実質的なオン期間は十分に長く確保されるものであり、したがって、共振回路に十分なエネルギーを

以上の動作は、スイッチング業子Q」がオンされるタイミングを、アンド回路ANDGと検出器 ZD1により制御する場合について説明したが、 スイッチング業子Q」がオンされるタイミングを アンド回路AND5と検出器ZD2により制御する場合にも同様に成り立つことは言うまでもない。

供給することができる。

なお、本発明において、スイッチング素子Q」、 Q」はパワーMOSFETに限定されるものでは なく、パイポーラトランジスタに逆並列ダイオー ドを付加したものでも良く、一級に迎方向電流を -24-

阻止しない半導体スイッチ案子であれば使用できる。

また、インバータ装置の回路構成についても、 実施例で例示したような変形ハーフブリッジ回路 には眼定されず、ハーフブリッジ回路やフルブリッ ジ回路等であっても良く、共優型のインバータ装 置であれば、本発明を適用できる。ここで、フル ブリッジ回路とは、第1及び第2のスイッチング 素子の直列回路と、第3及び第4のスイッチング 祭子の直列回路が、直流電源に並列的に役続され、 第1及び第2のスイッチング素子の接続点と第3 及び第4のスイッチング素子の接続点との間に負 荷を含むLC共級回路が接続された回路であり、 LC共振回路に交互に逆極性の電圧が印加される ように、鮮3のスイッチング素子は第2のスイッ チング素子と同時にオン・オフされ、第4のスイッ チング素子は第1のスイッチング素子と同時にオ ン・オフされる。また、ハーフブリッジ回路とは、 フルブリッジ国路における第3及び第4のスイッ チング電子をそれぞれコンデンサに置き換えた四

品である.

[発明の効果]

本発明にあっては、いわゆる共程型のインバー 夕装置において、一方のスイッチング案子が順方 向は泣を阻止する状態となったときに、共殺回路 から当該一方のスイッチング素子に迫方向電流が 流れている状態では他方のスイッチング素子は順 方向電流を固止する状態となるように瞬即してい るので、2つのスイッチング素子が同時にオンす ることはなく、同時オンによる過程液を確実に防 止できるという効果があり、また、共級回路から 当該他方のスイッチング案子に逆方向電流が流れ る状態となってから一定期間、当該他方のスイッ チング架子が順方向電流を通過する状態となるよ うに制御しているので、当該他方のスイッチング 素子の実質的な順方向導通期間を十分に長くする ことができ、したがって、共毎回路に十分なエネ ルギーを供給することができ、安定した発援動作 を実現できるという効果がある。

4. 図面の簡単な説明

第1回は本売明の第1実施研の回路図、第2回は同上の動作設形図、第3回は本売明の第2実施 例の回路区、第4回は従来例の回路区、第5回は 同上に用いる共級回路の特性図、第6回は同上の 動作波形図、第7回は他の従来例の回路区、第8 回は同上の動作波形図、第9回は別の従来例の回路図、第8 時図、第10回は同上の動作波形図である。


V:は監流電源、Q:,Q:はスイッチング素子、 しはインダクタ、C:はコンデンサ、RLは負荷、 CTは電流トランス、MMは単安定マルチパイプ レータである。

代理人 弁理士 倉田政 彦


-27 -

-28-


第 1 図




斑 2 図




第3図











亦 6 図

